请问一下群里的大佬，做rtl2netlist的formality，出现了fail point。这种情况应该怎么解决呢


0＜△
？一下坛中的:)，做rtl2netlist的formality，出现了fail point。这种情况应该怎么解决呢
哥锅
svf吃进去，match无所谓，只要verify successful就行了
0＜△
吃svf，还是有fail point
哥锅
网表里有无扫描链
有则需要设置下
0＜△
没有
哥锅
如果网表做了clock gating  也需要设置下
0＜△
也没有
哥锅
fail point在哪里  是io pad吗还是哪里
0＜△
在内部自己实现的一些模块
哥锅
那就自己单独比对分析吧
一般dc出来的网表不会有问题的
0＜△
那如果rtl代码A，用DC的compile综合出网表B，然后用compile_ultra把B综合出网表C。并且把A和B，B和C分别formality，都是成功的。这样能说明其实A跟C也是等价的吗
哥锅
可以啊
实际没人这么干的吧，都是直接compile_ultra出C 然后和A比较
不会有B的存在
你的rtl仿真功能过了没
0＜△
过了，网表仿真也过了
就是formality一直有fail point，搞不定
哥锅
工具不会说谎 单独分析吧哈哈
雾见时晨清
？PLL在DC综合的时候，只需要在约束文件里set_dont_touch [get_cell pll]就行吗
哥锅
不dont touch 也可以应该
就像你的ram  dont touch了吗 哈哈
雾见时晨清
不会报错或者警告吗
哥锅
都这么操作的 pll也会给你db  本质和ram有啥区别
雾见时晨清
IP核不是说要设置成黑盒子吗
哥锅
我就问 ram是不是黑盒子
你要设当然可以啊，这个问题我不继续说了哈
0＜△
不用dont touch的
雾见时晨清
好的谢谢
工砖搬CI
？一下，在用Milkyway做标准单元库时
相关问题
【各位大佬，跑完PT之后报的时序结果中的begin point和end point，在innovu】
【芯片里面的放大最终点，都总是一条条，条线是什么东西？有什么用，总是没有解释】
【想问下基本的buck降压电路用ic控制开通关段有什么好处吗吗】
【future 我要做一个LVDS和LVPECL的电平转换电路第一个想问的就是这个为啥只加在负极】
------分隔线----------------------------
赞.助.商.链.接
热点内容
赞.助.商.链.接
推荐内容